想要將您的多通道數(shù)據(jù)采集系統(tǒng)同步至15GHz？
TI新的參考設計
用于DSO、雷達和5G無線測試儀的多通道JESD204B 15GHz時鐘參考設計
幫您完成所有設想！
諸如數(shù)字示波器(DSO)，相控陣雷達和5G無線測試儀等，大多數(shù)高級系統(tǒng)需要多個包括高速（每秒千兆樣本）模數(shù)轉換器(ADC)和數(shù)模轉換器(DAC)的同步信號鏈。JESD204B接口簡化了使用相位同步器件時鐘同步多通道系統(tǒng)的過程，和數(shù)據(jù)轉換器（ADC和DAC）和現(xiàn)場可編程門陣列(FPGA)的系統(tǒng)參考(SYSREF)。TI的新參考設計——用于DSO、雷達和5G無線測試儀的多通道JESD204B 15GHz時鐘參考設計，實現(xiàn)了整個模擬信號鏈的要求、設置和系統(tǒng)性能。
時鐘參考設計采用了TI最新的寬帶鎖相環(huán)（PLL），集成壓控振蕩器LMX2594和LMK04828抖動清潔器。此設計使用LMX2594和LMK61E2可編程振蕩器的組合產(chǎn)生多通道、高性能（低相位噪聲）時鐘。
對多通道系統(tǒng)，該設計有以下幾個優(yōu)點：
JESD204B雙通道器件時鐘頻率高達15GHz。
多通道時鐘時間偏差小于10ps，如圖1所示。
該設計的時鐘板可以使用FPGA夾層卡（FMC）適配器板與現(xiàn)有的TI高速ADC和DAC評估模塊（EVM）接口。
圖1：在3GHz頻率中測量多通道時鐘偏移
當與采用2.7GSPS采樣頻率運行的12位寬帶ADC12DJ3200搭配使用時，時鐘參考設計還可演示精確且時間穩(wěn)定的同步系統(tǒng)。在“讓您的時鐘同步”硬件設置視頻中，ADC12DJ3200EVM 的板載時鐘由參考設計生成的時鐘替代，如圖2所示。圖3顯示了測量的通道間偏移。
圖2：通道間偏斜測量設置
圖 3：測量兩個通道的通道間偏移和頻譜
時鐘參考設計提供高性能、多通道JESD204B時鐘，具有更好的相位噪聲，可用于低確定性延遲、多通道系統(tǒng)中。在配置參考設計時鐘和ADC12DJ3200 EVM以實現(xiàn)多通道操作時，可以在997MHz輸入信號下實現(xiàn)大于10ps的通道間偏移和大于54dBFs的信噪比。
在五月TI工業(yè)月中，
我們也為大家?guī)砹?BR> 測試與測量相關領域的主題直播：
“新一代高效率小體積電池充放電設備電路設計”，
助您了解更多高密度電池測試設備的
集成電路和參考設計。
|
