什么是數(shù)字信號(hào)處理器的速度標(biāo)準(zhǔn)?

  數(shù)字信號(hào)處理器是否符合設(shè)計(jì)要求，關(guān)鍵在于是否滿足速度要求。測試處理器的速度有很多方法，最基本的是測量處理器的指令周期，即處理器執(zhí)行最快指令所需要的時(shí)間。指令周期的倒數(shù)除以一百萬，再乘以每個(gè)周期執(zhí)行的指令數(shù)，結(jié)果即為處理器的最高速率，單位為每秒百萬條指令MIPS。

　　但是指令執(zhí)行時(shí)間并不能表明處理器的真正性能，不同的處理器在單個(gè)指令完成的任務(wù)量不一樣，單純地比較指令執(zhí)行時(shí)間并不能公正地區(qū)別性能的差異。現(xiàn)在一些新的DSP采用超長指令字(VLIW)架構(gòu)，在這種架構(gòu)中，單個(gè)周期時(shí)間內(nèi)可以實(shí)現(xiàn)多條指令，而每個(gè)指令所實(shí)現(xiàn)的任務(wù)比傳統(tǒng)DSP少，因此相對(duì)VLIW和通用DSP器件而言，比較MIPS的大小時(shí)會(huì)產(chǎn)生誤導(dǎo)作用。

　　即使在傳統(tǒng)DSP之間比較MIPS大小也具有一定的片面性。例如，某些處理器允許在單個(gè)指令中同時(shí)對(duì)幾位一起進(jìn)行移位，而有些DSP的一個(gè)指令只能對(duì)單個(gè)數(shù)據(jù)位移位；有些DSP可以進(jìn)行與正在執(zhí)行的ALU指令無關(guān)的數(shù)據(jù)的并行處理(在執(zhí)行指令的同時(shí)加載操作數(shù))，而另外有些DSP只能支持與正在執(zhí)行的ALU指令有關(guān)的數(shù)據(jù)并行處理；有些新的DSP允許在單個(gè)指令內(nèi)定義兩個(gè)MAC。因此僅僅進(jìn)行MIPS比較并不能準(zhǔn)確得出處理器的性能。

　　解決上述問題的方法之一是采用一個(gè)基本的操作(而不是指令)作為標(biāo)準(zhǔn)來比較處理器的性能。常用到的是MAC操作，但是MAC操作時(shí)間不能提供比較DSP性能差異的足夠信息，在絕大多數(shù)DSP中，MAC操作僅在單個(gè)指令周期內(nèi)實(shí)現(xiàn)，其MAC時(shí)間等于指令周期時(shí)間，如上所述，某些DSP在單個(gè)MAC周期內(nèi)處理的任務(wù)比其它DSP多。MAC時(shí)間并不能反映諸如循環(huán)操作等的性能，而這種操作在所有的應(yīng)用中都會(huì)用到。

　　最通用的辦法是定義一套標(biāo)準(zhǔn)例程，比較在不同DSP上的執(zhí)行速度。這種例程可能是一個(gè)算法的“核心”功能，如FIR或IIR濾波器等，也可以是整個(gè)或部分應(yīng)用程序(如語音編碼器)。圖1為使用BDTI公司的工具測試的幾款DSP器件性能。

　　在比較DSP處理器的速度時(shí)要注意其所標(biāo)榜的MOPS(百萬次操作每秒)和MFLOPS(百萬次浮點(diǎn)操作每秒)參數(shù)，因?yàn)椴煌�的廠商對(duì)“操作”的理解不一樣，指標(biāo)的意義也不一樣。例如，某些處理器能同時(shí)進(jìn)行浮點(diǎn)乘法操作和浮點(diǎn)加法操作，因而標(biāo)榜其產(chǎn)品的MFLOPS為MIPS的兩倍。

　　其次，在比較處理器時(shí)鐘速率時(shí)，DSP的輸入時(shí)鐘可能與其指令速率一樣，也可能是指令速率的兩倍到四倍，不同的處理器可能不一樣。另外，許多DSP具有時(shí)鐘倍頻器或鎖相環(huán)，可以使用外部低頻時(shí)鐘產(chǎn)生片上所需的高頻時(shí)鐘信號(hào)。

更多相關(guān)：  AV集成

©版權(quán)所有。未經(jīng)許可，不得轉(zhuǎn)載。